Wais MSP430 > USART > SPI mode

USART : SPI モードmode

ここではUSARTモジュールのSPIモードについてのみ説明しています。USARTモジュール全般についてはこちらを参照ください Here, SPI mode of USART module is described. Please refer here for overall USART module.

レジスタ一覧
機能別レジスタ項目詳細

Registers
Functional Groupings of Register Items

USART: SPIモードレジスタ一覧Mode Register List

[+] 070h U0CTL USART 制御レジスタcontrol register

bit	R/W	name	detail	初期値・状態Initial value/state
7	R/W	-	未使用Unused	0	-
6	-	未使用Unused	0	-
5	I2C	I2C モード選択I2C mode selection	0	SPIモードSPI mode
4	CHAR	キャラクタ長Character length	0	７ビット7-bit
3	LISTEN	ループバックモード選択Loopback mode	0	無効Disabled
2	SYNC	同期モード選択SYNC mode	0	UARTモードUART mode
1	MM	マスタモード選択Master mode	0	スレーブモードSlave mode
0	SWRST	ソフトウェアリセットSoftware reset	1	リセット状態保持USART logic held in reset state

[+] 071h U0TCTL USART 送信制御レジスタtransmit control register

bit	R/W	name	detail	初期値・状態Initial value/state
7	R/W	CKPH	クロック位相選択Clock phase select	0	UCLK端子と同位相same phase as UCLK's
6	CKPL	クロックパリティ選択Clock parity select	0	非アクティブレベルはLowInactive level is Low
5	SSEL	クロックソース選択Clock source selection	00	UCLKI
4
3	-	未使用Unused	0	-
2	-	未使用Unused	0	-
1	STC	スレーブ送信制御Slave transmit control	0	4ピンSPI, STEイネーブル4-pin SPI mode, STE enabled
0	TXEPT	トランスミッタ空フラグTransmitter empty flag	1	データ送信中/TXBUFで待機中マスタモードで使用Transmission active/data waintng in TXBUF

[+] 072h U0RCTL USART 受信制御レジスタreceive control register

bit	R/W	name	detail	初期値・状態Initial value/state
7	R/W	FE	フレーミングエラーフラグFraming error flag	0	エラーなしNo error
6	-	未使用Unused	0	-
5	OE	オーバーランエラーフラグOverrun error flag	0	エラーなしNo error
4	-	未使用Unused	0	-
3	-	未使用Unused	0	-
2	-	未使用Unused	0	-
1	-	未使用Unused	0	-
0	-	未使用Unused	0	-

[+] 073h U0MCTL USART 変調制御レジスタmodulation control register

bit	R/W	name	detail	初期値・状態Initial value/state
7	R/W	U0MCTL	SPIモードでは使用しないUnused in SPI mode	未変更Unchanged	使用しない 000hにセットするUnused set to 000h
6
5
4
3
2
1
0

[+] 074h U0BR0 USART ボーレート制御レジスタbaudrate control register 0

bit	R/W	name	detail	初期値・状態Initial value/state
7	R/W	U0BR0	ボーレート発生回路は U0BR = ( U0BR1+U0BR0 ) を使用してボーレートをセット U0BR < 2の場合には、予期しない送受信タイミングになる Baudrate generation circuit sets the baudrate by using: U0BR = ( U0BR1+U0BR0 ) Unpredictable transmit/recieve timing when U0BR < 2.	2⁷	未変更Unchanged
6	2⁶
5	2⁵
4	2⁴
3	2³
2	2²
1	2¹
0	2⁰

[+] 075h U0BR1 USART ボーレート制御レジスタbaudrate control register 1

bit	R/W	name	detail	初期値・状態Initial value/state
7	R/W	U0BR1	ボーレート発生回路は U0BR = ( U0BR1+U0BR0 ) を使用してボーレートをセット U0BR < 2の場合には、予期しない送受信タイミングになる Baudrate generation circuit sets the baudrate by using: U0BR = ( U0BR1+U0BR0 ) Unpredictable transmit/recieve timing when U0BR < 2.	2¹⁵	未変更Unchanged
6	2¹⁴
5	2¹³
4	2¹²
3	2¹¹
2	2¹⁰
1	2⁹
0	2⁸

[+] 076h U0RXBUF USART 受信バッファレジスタreceive buffer register

bit	R/W	name	detail	初期値・状態Initial value/state
7	R	U0RXBUF	受信データバッファ受信シフトレジスタから最後に受信されたキャラクタを保持このレジスタの読み取りでOEビットとURXIFGフラグがリセットされる 7ビットデータモードではLSBに揃えられ、MSBは常に0 Receive data buffer This contains the last received character from the receive shift register. Reading this register resets OE bit and URXIFG flag. In 7-bit data mode, it is LSB justified and the MSB is always zero.	2⁷	0	0
6	2⁶	0
5	2⁵	0
4	2⁴	0
3	2³	0
2	2²	0
1	2¹	0
0	2⁰	0

[+] 077h U0TXBUF USART 送信バッファレジスタtransmit buffer register

bit	R/W	name	detail	初期値・状態Initial value/state
7	R	U0TXBUF	送信データバッファ送信されるキャラクタを保持 7ビットデータモードではMSBに揃えてからこのバッファに転送する必要があるデータはMSBから送信される。このバッファへの書き込みでUTXIFGがクリアされる。 Transmit data buffer This contains the data to be transmitted. In 7-bit mode, the data should be MSB justified. Data is transmitted MSB first. Writing this register resets URXIFG flag.	2⁷	0	0
6	2⁶	0
5	2⁵	0
4	2⁴	0
3	2³	0
2	2²	0
1	2¹	0
0	2⁰	0

[+] 004h ME1 USART SFRモジュールイネーブルレジスタSFR module enable register 1

[+] 000h IE1 USART 割り込みイネーブルレジスタinterrupt enable register 1

[+] 002h IFG1 USART 割り込みフラグレジスタinterrupt flag register 1

[+] 078h U1CTL USART1 制御レジスタcontrol register

[+] 078h U1TCTL USART1 送信制御レジスタtransmit control register

[+] 07Ah U1RCTL USART1 受信制御レジスタreceive control register

[+] 07Bh U1MCTL USART1 変調制御レジスタmodulation control register

[+] 07Ch U1BR0 USART1 ボーレート制御レジスタbaudrate control register 0

[+] 07Dh U1BR1 USART1 ボーレート制御レジスタbaudrate control register 1

[+] 07Eh U1RXBUF USART1 受信バッファレジスタreceive buffer register

[+] 07Fh U1TXBUF USART1 送信バッファレジスタtransmit buffer register

[+] 005h ME2 USART1 SFRモジュールイネーブルレジスタSFR module enable register 2

[+] 001h IE2 USART1 割り込みイネーブルレジスタinterrupt enable register 2

[+] 003h IFG2 USART1 割り込みフラグレジスタinterrupt flag register 2

機能別レジスタ項目詳細Functional Groupings of Register Items

(勝手な分類であり、公式なものではありません)(This is not universally endorsed)

WIP

bit	R/W	name	detail	初期値・状態Initial value/state
7
6	R/W	USPIE0	USART0 SPIイネーブルUSART0 SPI Enable	0	無効Disabled
5
4
3
2
1
0

bit	R/W	name	detail	初期値・状態Initial value/state
7	R/W	UTXIE0	USART0 送信割り込みイネーブルTransmit interrupt enable	0
6	R/W	URXIE0	USART0 受信割り込みイネーブルUSART0 Receive interrupt enable	0
5
4
3
2
1
0

bit	R/W	name	detail	初期値・状態Initial value/state
7	R/W	UTXIFG0	USART0 送信割り込みフラグUSART0 Transmit Interrupt flag	1	割り込みは保留されていないInterrupt is not pending
6	R/W	URXIFG0	USART0 受信割り込みフラグUSART0 Receive interrupt flag	0	割り込みは保留されていないInterrupt is not pending
5
4
3
2
1
0

bit	R/W	name	detail	初期値・状態Initial value/state
7
6
5
4	R/W	USPIE0	USART1 SPIイネーブルUSART1 SPI Enabled	0
3
2
1
0

bit	R/W	name	detail	初期値・状態Initial value/state
7
6
5		UTXIE1	USART1 送信割り込みイネーブルUSART1 Transmit Interrupt Enabled	0	無効Disabled
4	R/W	URXIE1	USART1 受信割り込みイネーブルUSART1 Receive Interrupt Enabled	0	無効Disabled
3
2
1
0

bit	R/W	name	detail	初期値・状態Initial value/state
7
6
5	R/W	UTXIFG0	USART0 送信割り込みフラグUSART0 Transmit Interrupt flag	0	割り込みは保留されていないInterrupt is not hold
4	R/W	URXIFG0	USART0 受信割り込みフラグUSART0 Interrupt flag	0	割り込みは保留されていないInterrupt is not hold
3
2
1
0

USART : SPI モードmode

USART: SPIモード レジスタ一覧Mode Register List

機能別レジスタ項目詳細Functional Groupings of Register Items

USART: SPIモードレジスタ一覧Mode Register List